＼‘，S。：堕丛去巡：1 e一 1 一 024．(3) · ＼J／由式(1)获得|s。：一To：堕丛山型：512．5，(4)T 2u”一．一一 ’J’ ＼-r，可能Js=——上可=(1一只)+子碡吾孺1《12·5√5’
上述阐明可以看到，在运算进程中，可重构的并行设计节减了大量时钟周期，具有很高的数据处理惩罚速度．坠匝匝匝_——'输出Lj．幽删一j图4可重构技能并行实现256阶FIRFig．4 256 bands FIR filterimplementinparallelhardware1．4可重构星载计较机靠得住性设计可重构计较技能的航天应用可以或许实现星载计较机的在轨进级与妨碍自主处理惩罚，可是应该看到，在轨重构操纵的自己会为系统的靠得住性带来不确定因素，为了加强可重构星载计较机的靠得住性n0。11]，需要从星载电子系统与计较机自身2个方面举办思量．星载电子系统回收双机备份的模式，配备双可重构的星载计较机，双机之间以任务、时间及运行环境为触发因素举办切换，既可以在切换与重启进程中排除空间辐射累计剂量，又可以或许制止单机单点损坏对系统的影响．从可重构星载计较机自身思量，针对靠得住性举办如下设计：
以及NASA的可重构星载电子平台SRCrE"1；德国斯图加特大学小卫星打算的第一颗微小卫星——Flying Laptop也回收了基于FPGA的可重构计较技能设计星载计较机【6刁J．我国今朝尚没有将可重构计较技能应用于航天规模的实例．该文针对微小卫星星载计较机的技能近况，重点举办可重构星载计较机的设计，给出详细的体系布局与成果实现方法，并在系统机能与靠得住性方面举办阐明与设计．为了验证可重构星载计较机的成果切换，构建闭合回路仿真平台并举办相应尝试．1 基于可重构计较的星载计较机设计为了满意航天器机能、成果以及靠得住性的要求，举办可重构星载计较机旧1的设计，这种星载机打破了传统的冯诺依曼布局，以粗粒度全硬件方法实现卫星系统成果并颠末仿真验证生成可设置到FPGA中的重构体，通过对FPGA编程，完成星载计较机各项任务．1．1可重构星载计较机体系布局图1 可重构星载计较机体系布局Fig．1Architecture of reconfigurable OBC可重构星载计较机由处理惩罚器单位、设置存储与节制单位、射频单位3部门组成，如图1所示．处理惩罚器单位是可重构星载计较机的焦点部门，FPGA是系统成果模块的载体，当差异成果模块以设置文件方法下载到FPGA后，即可完成卫星在轨运行各个阶段的数据收罗、信息处理惩罚、电源与热控打点、数据打点、妨碍处理惩罚以及遥测遥控等成果；设置存储与节制单位包括一片微节制器与一片设置存储器FLASH，FLASH中存储了用于FPGA设置的星载计较机成果文件以及系统进级文件，这些文件由微节制器节制下载到FPGA中；射频单位认真星地测控、星间通信，并可以共同处理惩罚器单位完成星间测距成果，地面通过射频模块上传软／硬件进级措施或非正常状态下的系统重构呼吁，以实现对星载计较机的在线进级与妨碍处理惩罚．1．2可重构星载计较机成果实现为了节减硬件开销，公道操作有限的硬件资源，淘汰由于硬件之间互联引起的若干问题，可重构星载计较机回收单片FPGA布局，并通过硬件的分时复用实现系统的多成果．由于芯片局限的限制，将星载计较机成果凭据粗粒度分别为若干模块p]，回收硬件描写语言对成果模块举办硬件编程，并通过EDA软件举办仿真、逻辑综合、机关布线与验证等事情，生成可以或许下载到FPGA实现相应成果的设置文件，这些设置文件存储在设置存储与节制单位中，航天器航行进程中，按照节制进程的变革利用相应设置文件对星载计较机举办重构，使其完成差异的系统成果．设置存储与节制单位微节制器l设置存储器J速率阻尼算法对日定向算法对地定向算法对方针定向算法安详模式进级存储区图2 司重构星载计较机成果分别示意图Fig．2Functionpartition of reconfigurable OBC卫星与火箭疏散后，星载计较机开始节制卫星，需要举办速率阻尼、对日定向、对地定向、对方针定向、有效载荷打点等一系列操纵，以此为星载计较机成果模块尺度举办高条理的粗粒度分别，通过设计与仿真验证，将生成的相应算法设置文件存放到设置存储器中，并分派有效地点，按照地点，微节制器可以挪用存储器中的相应算法．系统上电后，微节制器将FPGA配置为可编程状态并向其下载默认算法，默认算法视需要而定，凡是系统预先设定正常状态与妨碍状态的默认算法．接下来按照航天器运行环境与节制进程，下载相应算法，实现星载计较机的成果切换或妨碍处理惩罚．为了实现系统在轨进级，设置存储器中为地面上传的进级包预留牢靠地点的存储区，如图2所示．1．3 可重构星载计较机机能阐明传统星载计较机多回收通用微处理惩罚器或针对特定需求的ASIC的要领设计，通用微处理惩罚器系统成果由软件实现，这种设计要领具有较强机动性，但系统机能低；而ASIC设计要领固然系统机能较高，但进级本领差，并且一旦产生妨碍很难规复．回收可重构计较技能设计星载计较机可以在担保系统机动进级与妨碍处理惩罚本领前提下，使系统得到较高机能．可重构星载计较机的并行性大大提高了其处理惩罚速度，以256阶FIR滤波器计较为例，以软件方法实现的FIR滤波器需要轮回执行256次乘累加MAC与1次数据输出，执行1次乘法需要2个时钟周期，加法需要1个时钟周期，别的数据存储还需要1个周期，加上输出占用1个时钟周期，1个计较进程总共需要[(2+1+1)×256+1]个时钟周期，如图3所示．通过重构技能回收并行方法实现的256阶FIR如图4所示，256次的MAC同时举办，只需要1个时钟周期，加上输出所需要的1个时钟，共2个时钟周期完成计较．乘累加单位!厂——]i坠匾且O—O毕输出 !，．一‘～～＼i、 ．＼i<轮回2s6次)；／I!。二j￡256 (2+l+1)×个时钟周期图3串行方法实现的256阶FIRFig．3 256 bands FIR filter implemented in software按照Amdahl定量定律，回收硬件布局的设计所能得到的加快比的巨细为．s。=笋=——I_—i． (1)q(1一Fe)+了re式中：％为没有改造的系统执行一个任务的时间；正为改造的系统执行沟通任务的时间；F。为可以改造的任务在整个任务中所占的比例；S。为可改造的任务改造后机能的提高倍数．回收可重构技能设计的256阶FIR中，可改造的任务为累加器，输出未作改造，所以F一(呈±!±1 2莶2主鱼一坐r，、 。。一(2+1+1)×256+1—1 025’
摘要：针对微小型航天器星载计较机设计中存在的成果、机能与靠得住性之间的抵牾，提出将可重构计较技能应用于航天规模，举办可萤构星载计较机的设计．通过对可重构计较技能航天应用近况阐明，从体系布局、成果、靠得住性等方面举办微小卫星可重构星载计较机的研究与设计，并阐明回收硬件编程实现重构设置算法的系统机能．构建基于可重构星载计较机和dSPACE仿真计较机的闭合回路仿真平台，举办上述设计的验证事情．尝试表白，可重构星载计较性可以或许完成正常节制事情，在500 ms的节制周期下，稳态下姿态角速度的精度可达0．05。／s，通过实现对日定向与对地定向2种模式之间的切换，获得切换时间为520士40 ms，可以或许满意卫星对星载计较机的切换要求．要害词：可重构计较；星载计较机；FPGA；硬件编程连年，航天器智能化、微型化的成长趋势在军民两用中13益明明，这种趋势使星载计较机的设计面对庞大的挑战，要求其在具有强大成果与较高的处理惩罚本领的前提下，大幅度提高成果密度，同时低落由于电子器件的缩小带来的靠得住性方面的影响．传统星载计较机凡是牺牲体积与重萤可能牺牲系统机能来满意靠得住性的设计要领显然不能满意现代航天器的成长需求…．将基于FPGA的可重构计较技能应用于航天规模为微型化航天器星载计较机的设计带来有效的办理方案12引．美国国度航空宇航局NASA将可重构计较技能的航天应用列入新的评估项目，相关评估的功效表白：基于FPGA的可重构处理惩罚系统应用航天具有比传统低机能的微处理惩罚器甚至比抗辐射加强的贸易化微处理惩罚器更高的机能、可以通过重构实现机动的系统成果以及通信协议等非凡成果．今朝，海外已有将可重构计较应用于航天器电子系统设计的实例，譬喻澳大利亚CRCSS的FedSat[4】
